我在電子星球的第【10】篇原創文章
1、選擇合適的增益，選擇合適的增益電阻
對任何一個選定的運放，在它能夠實現的最小增益的基礎上，適當提高閉環增益，可以有效提高系統穩定性。增益電阻盡量選擇小的，以降低CIN-的作用。
2、設計PCB圖時，盡量減小雜散電容，特別是CIN-
電路板設計時一般都會需要進行覆銅操作，覆銅操作的本質目的是增大地線面積，進而減小地線電阻和電感。但是覆銅操作也會帶來兩個問題：第一，它與同層信號線之間就形成了很長很長很長的近距離間隙，也就是很大的電容，如下圖 1 中的 C1。第二，它與其他層的信號線形成了層間電容，如圖 1 的C2，這些雜散電容，都會引起系統不穩定。
圖 1
因此，在電路設計時，注意以下幾點：
- 運放負輸入端及其連接線的下方，絕對不要覆銅，或者覆銅后實施挖空操作。圖 2 給出了一個PCB布線挖空覆銅的實例；
- 運放負輸入端、輸出端及其連接線的同層周邊，一定要與覆銅保持足夠大的間距。間距大了，覆銅就會減小；
- 環路中的電阻，盡量不要使用電位器。
圖 2
3、盡量不要驅動大電容負載，必須驅動大電容負載的，使用裕度大的運放。或者串聯隔直電阻。
圖 3
有些電路并沒有使用大電容負載，PCB 布線也符合規則。但在使用示波器觀察輸出波形的時候卻發生了振蕩。此時需要注意的是，示波器使用的電纜線，是存在輸入電容的，這些輸入電容可能導致運放振蕩。解決的方法也很簡單，將輸出點串聯一個隔直電阻RISO，比如50Ω，再連到示波器的電纜線上即可。這樣間接說明第 3 點的解決思路，當運放輸出接大電容負載時，可以在運放輸出端和大電容之間串一個隔直電阻。如圖 3 所示。注：CIN- 運放負端的雜散電容 RISO 隔直小電阻