大家好，我是廣元兄。很高興和大家分享信號完整性的相關知識。希望大家點贊，分享。有什么問題加微交流學習，微信號【SI_Basic】。

Slogan：一起學習，共同進步！

一直以來，想寫點關于PCB設計相關的基礎知識。信號完整性的工作，很大一部分基于PCB走線規則的設定以及走線優化。仿真工作或者說后仿的工作都是基于PCB設計已經定型的情況下進行的，也就是說鏈路的相關風險已經固定了。所以，設定規則來管控風險比出現風險解決來得更重要。預防管控的能力是未來信號完整性工程師的必備基礎技能。

預防管控PCB設計的風險，最最基礎的知識就是熟知常用走線規則。本文的思維導圖：

01.線長匹配 Length Matching

• 總長線長匹配&分層線長匹配

總長線長匹配的5 mils已經在很多產品設計中有應用，這也是很多設計準則里提到的。

分層線長匹配的概念好像沒有那么普遍，差分線的走法，BGA區域打過孔到內層，內層走線打過孔到終端，內層阻抗相對容易管控和差分線走線對稱性緣故，一般情況下，表層兩段距離相對比較短，所以長度的匹配一般在內層進行，也就是間接實行了分層線長匹配。很多時候，這種分層線長匹配的概念在很多產品的設計中被忽略了。

• 就近補償

當長度不匹配發生時，推薦就近補償，防止不連續的傳播。如何就近長度匹配，產品的分類不同，要求也不同，消費類產品沒有給出相關建議，只是對BREAKOUT區域以及連接器的PIN區域，給出了相關建議的數值。

就近補償的一些走線方式：

• 匹配樣式

常見的匹配樣式有蛇形線，PAD區域內走線等，蛇形線中3W2S原則是很多產品設計中常用的繞線方法，通過這樣的操作，來達到線長匹配。

3W2S有些相互關系的，建議還是搞清楚點。相對于3W2S故意繞線來達到線長匹配，PAD區域走線匹配的方式對匹配所帶來的影響更小。

需要注意的是：線長匹配最終目的是等時。

02.雙帶線 Dual-Stripline

高速產品的輕薄化，PCB厚度限制了走線層數，就有了高速線走在相鄰兩層上，為了減少相互的串擾，走線的方法有間距管控（DDR部分實現難度比較大），垂直走線（這種方法實現難度比較大），30度角走線（這種方法比較推薦）。

雙帶線是未來產品設計的一大趨勢，細節性的東西很多，比如雙帶線相互平行重復度及長度等。

03.差分轉換過孔 Differential Transitional Via

PCB走線，過孔是不可缺少的部分，這里不講盲埋孔之類，只講差分過孔處理方式。

不同產品有不同的設計細則，但大體是相通的：

1.如果差分過孔stub(殘樁)較長，信號的速率比較高（比如PCIe4.0），要做Backdrill(背鉆)；

2.差分過孔如果轉換參考層，要打回流地孔，地孔到VIA的距離要大于本身的差分過孔距離，同時地孔要在100 mils以內。

說到stub(殘樁)，還有一種U-turn的走法，在終端THM連接器會用到。

04.器件封裝平面挖空 Component Footprint Plane Voiding

這里說的器件不僅僅是USB中要用的Electrostatic Diode (ESD) 和Common-mode choke(CMC)，也包括高速鏈路中的匹配電阻，還有耦合電容，還有SMT連接器等。對其進行優化，是減少阻抗的突變。

優化處理的方式就是相鄰平面層進行挖空（Voiding）。

05.總結

以上便是以一條簡單的高速鏈路路徑舉例，列舉PCB走線相關常用規則。當然針對不同產品會有不同細則，殊途同歸，所有的規則都是為了減小串擾，反射，損耗等，來保證信號完整性。如果遇到一些規則相互矛盾，這個時候就需要信號完整性工程師做出取舍，給出合理方案。