大家好，這里是大話硬件。

前面我們梳理了很多關于內存的內容，不知道有沒有人好奇，為什么要花這么大的精力做這些內容？

在4月份的時候，三星宣布將在2025年逐步停產DDR4內存顆粒，隨后海力士和鎂光也跟著一起，都宣布逐步停產DDR4顆粒。這三家半導體廠商在內存方面頂了半邊天都不止。他們停產的理由也簡單，利潤太低了。小容量的ROM和RAM對他們來說，沒有吸引力，轉而去做更高端、利潤更高的DDR5、LPDDR5和HBM內存。

雖然國內的半導體廠家也多，像江波龍，長鑫存儲，佰維存儲，北京君正等等幾十家內存廠商目前出貨量也很大，不過很多廠家的晶圓并不是自產的，而是購買鎂光和三星的晶圓，加入自己的技術，然后封裝成顆粒。實力較強的廠家可能自己設計控制器，實力較弱的控制器也需要購買。現在上游廠家停產這些晶圓，國內有些廠家產能就受到了限制。而硬件工程師要干的就是國產替代！

最近這些文章的整理，就是為了在進行內存顆粒國產替代時，做好技術儲備。

言歸正傳，下面結合器件的數據手冊，來讀懂內存。

針對MT46V型號，容量為512Mb的DDR，它有三種位寬，分別是x4  x8  x16，內部為4bank。

這些內容在前面的文章都已經分析過。

下面以4位寬的拓撲來分析圖上的信息。

首先計算這個內容是如何分布的。根據手冊前面內容，總容量計算方法：

512Mb=32Mbx4x4Bank，則每個bank的容量是32Mbx4。

根據行地址總線13位，則一個bank內部的行數為：2的13次方=8192行；

結合bank容量，計算列的數量為32Mb/8Kb=4Kbx4=16384列。

計算了每個bank的情況，再來看手冊中下面的表格，是不是要清楚很多。refresh count數量和行尋址空間大小一致，可以理解為刷新1行，計數為1，可以確保bank中的每一行都被刷新到。

這里需要注意，雖然內存對外數據線是DQ[3：0]即4位數據輸出，但是內部讀取數據時，是2倍預取，即每次讀寫數據都是8位，則16384行要被8個數據分成1組，即16384/8=2048組

結合上面的計算，再來看數據手冊中標注的數據，全部都清晰明了。

內存拓撲中涉及到的數據計算清楚了，再看其他信息，全部標注在下面框圖中。

在上面的框圖中，行地址線和列地址線都是通過A0~A12來控制，而內存通過CAS（Column Address Strobe）和RAS（Row Address Strobe）信號來識別發出的到底是行地址還是列地址。手冊中的時序圖如下：

從時序圖可以看出，地址線上是行地地址時，有效的是RAS# 信號，其中的# 表示低電平有效。地址線上是列地址時，有效的是CAS# 信號。